名词解释
WAT=Wafer Acceptance Test
CP=Chip Probing
FT=Final Test
WAT：Wafer level的管芯或结构测试
CP：Wafer level的电路测试含功能
FT：Device level的电路测试含功能
WAT是对专门的测试图形（Test key）的测试，通过电参数来监控各步工艺是否正常和稳定；
CP是Wafer level的Chip probing，是整个Wafer工艺，包括Backgrinding和Backmetal（if need），对一些基本器件参数的测试，如vt（阈值电压），Rdson（导通电阻），BVdss（源漏击穿电压），Igss（栅源漏电流），Idss（漏源漏电流）等，一般测试机台的电压和功率不会很高；
FT是Packaged chip level的Final Test，主要是对于CP passed IC或Device芯片应用方面的测试，有些甚至是待机测试。
CP测试主要是挑坏die，修补die，然后保证die在基本的spec内function well，减少了封装和测试的成本，可以更直接的知道Wafer的良率。
FT是把坏的Chip挑出来；主要是Package完成后，保证die在严格的spec内能够function，检验的是封装的良率。
CP对整片Wafer的每个Die来测试
FT则对封装好的Chip来测试
CP的难点在于，如何在最短的时间内挑出坏die，修补die。
FT的难点在于，如何在最短的时间内，保证出厂的Unit能够完成全部的Function。
CP是对Wafer进行测试，检查fab厂制造的工艺水平
FT是对Package进行测试，检查封装厂制造的工艺水平
CPPass才会去封装，然后FT，确保封装后也Pass。Pass FT还不够，还需要做process qual和product qual。CP测试对Memory来说还有一个非常重要的作用，那就是通过MRA计算出chip level的Repair address，通过Laser Repair将CP测试中的Repairable die修补回来，这样保证了yield和reliability两方面的提升。
现在对于一般的wafer工艺，很多公司多把CP给省了，为了减少成本。对于测试项来说，有些测试项在CP时会进行测试，在FT时就不用再次进行测试了，节省了FT测试时间；但是有些测试项必须在FT时才进行测试（不同的设计公司会有不同的要求）。
一般来说，CP测试的项目比较多，比较全；FT测的项目比较少，但都是关键项目，条件严格。但也有很多公司只做FT不做CP（如果FT和封装yield高的话，CP就失去意义了）。
CP一般是在测试晶圆，封装之前看，封装后都要FT的。不过bumpwafer是在装上锡球，probing后就没有FT。
FT是在封装之后，也叫“终测”。意思是说测试完这道就直接卖去做application。
CP用prober，probe card，FT是handler，socket。
CP比较常见的是Room Temperature=25度，FT可能一般就是75或90度。
CP没有QA buy-off（质量认证、验收），FT有。
CP两方面
监控工艺，Probe实际属于FAB范畴。
控制成本。FT封装和测试成本是芯片成本中比较大的一部分，所以把次品在probe中reject掉或者修复，最有利于控制成本。
FT:终测通常是测试项最多的测试了，有些客户还要求3温测试，成本也最大。至于测试项呢
如果测试时间很长，CP和FT又都可以测，像trim项，加在probe能显著降低时间成本，当然也要看客户要求。
关于大电流测试呢，FT多些，有时测十几安培的功率mosfet，一个PAD上十多个needle。
有些PAD会封装到device内部，在FT是看不到的，所以有些测试项只能在CP直接测，像功率管的GATE端漏电流测试Igss。
在测试方面，CP比较难的是探针卡的制作，并行测试的干扰问题。FT相对来说简单一点。还有一点，memory测试的CP会更难，因为要做redundancy analysis，写程序很麻烦。
CP在整个制程中算是半成品测试，目的有两个。一个是监控前道工艺良率，另一个是降低后道成本（避免封装过多的坏芯片），其能够测试的项比FT要少些。最简单的一个例子，碰到大电流测试项CP肯定是不测的（探针容许的电流有限），这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了（可以提高效率），所以有时会觉得FT的测试项比CP少很多。
应该说WAT的测试项和CP/FT是不同的。CP不是制造（FAB）测的！而CP的项目是从属于FT的（也就是说CP测的只会比FT少），项目完全一样的；不同的是卡的SPEC而已；因为封装都会导致参数漂移，所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的DH把wafer做成几个系列通用的die，在CP是通过trimming来定向确定做成其系列中的某一款，这是解决相似电路节省光刻版的最佳方案；所以除非你公司的wafer封装成device是唯一的，且WAT良率在99%左右，才会盲封的。盲封的DH很少很少，风险实在太大，不容易受控。